發(fā)布時(shí)間: 2023-04-21 點(diǎn)擊次數(shù): 2344次
北京國測國際會展中心|展位號:T22
一、高水平的研發(fā)團(tuán)隊(duì)
研發(fā)核心團(tuán)隊(duì)成員來自同步時(shí)鐘領(lǐng)域優(yōu)秀的公司,在時(shí)鐘同步領(lǐng)域有多年的開發(fā)和設(shè)計(jì)經(jīng)驗(yàn),深刻理解同步時(shí)鐘領(lǐng)域的原理,應(yīng)用、時(shí)鐘架構(gòu)和方案等擁有FPGA和軟件結(jié)合的跟蹤、守時(shí)算法,確保產(chǎn)品優(yōu)異的性能?;贔PGA芯片實(shí)現(xiàn)的PTP硬件解決方案,可以提供高精度、大容量的PTP業(yè)務(wù),滿足核心骨干網(wǎng)的PTP組網(wǎng)
二、核心算法優(yōu)勢
1、采用FPGA多時(shí)鐘邊沿采樣技術(shù),使鑒相精度提升至1ns,
2、采用高階數(shù)FPGA數(shù)字DDS的方案,提升了時(shí)鐘輸出調(diào)整的精度和保持的性能
3、輸入和輸出補(bǔ)償采用了算法自動補(bǔ)償方法,同時(shí)將補(bǔ)償精度提升到了1ns,此方案理論上補(bǔ)償精度可以提升至更高(100ps or 10ps)
4、采用kalman濾波算法和智能參數(shù)匹配和PI控制,實(shí)現(xiàn)了高精度的馴服控制,以及采用歷史數(shù)據(jù)和AI趨勢預(yù)判,達(dá)到優(yōu)異的保持性能
5、采用自研TDC技術(shù),完成PTP打戳精度從原來的8ns提升至ps級別,同時(shí)實(shí)現(xiàn)了PTP板卡同步系統(tǒng)時(shí)間的精度提升至1ns
6、采用FPGA實(shí)現(xiàn)PTP全協(xié)議棧的設(shè)計(jì),單端口的PTP響應(yīng)容量做到同類產(chǎn)品最大
三、全國型的時(shí)頻設(shè)備綜合網(wǎng)管
賽思研發(fā)的整機(jī)設(shè)備和產(chǎn)品能滿足大型的通信系統(tǒng)時(shí)頻同步網(wǎng)絡(luò)的應(yīng)用,公司擁有全國性的大型時(shí)頻同步網(wǎng)絡(luò)的解決方案,包括設(shè)備和綜合網(wǎng)管,能夠兼容主流時(shí)頻同步設(shè)備的管理
四、強(qiáng)大的預(yù)研團(tuán)隊(duì)
公司成立了博士后工作站,現(xiàn)有多名博士組成的預(yù)研技術(shù),針對時(shí)頻、導(dǎo)航定位、超高精度光纖同步、時(shí)頻芯片等方向和領(lǐng)域,提前布局研發(fā)投入,時(shí)頻行業(yè)的技術(shù)方向,為產(chǎn)品更好的技術(shù)解決方案賦能。